SDI デュアルリンクの [TX PLL select for 1/1.000 および 1/1.001 データレートの再構成を有効にする] をオンにすると、デザインのコンパイルに失敗し、次のエラーが表示される場合があります。
エラー (167085): 「:inst|sdi_megacore_top:sdi_megacore_top_inst|sdi_txrx_port:sdi_txrx_port_gen[0].u_txrx_port|rc_s4gxb_tx_2pll:gen_tx_alt4gxb_2pll.u_gxb|alt4gxb:alt4gxb_component|alt4gxb_0i67:auto_generated|tx_pll0」タイプの「GXB PLL」は、次のいずれかのコア信号からのクロックのみ可能です。
情報 (167001): I/O 入力バッファー原子「tx_serial_refclk~input」
情報 (167001): I/O 入力バッファー原子「tx_serial_refclk1~input」
この問題は、tx_serial_refclk & tx_serial_refclk1のIO_STANDARDが適切に定義されていない場合Stratix® IV およびArria® II デバイスでのみ発生します。
set_instance_assignment -name IO_STANDARD"1.5-V PCML" - to tx_serial_refclk1
set_instance_assignment -name IO_STANDARD"1.5-V PCML" - to tx_serial_refclk
または
set_instance_assignment -name IO_STANDARD"LVDS" -to tx_serial_refclk1
set_instance_assignment -name IO_STANDARD"LVDS" -to tx_serial_refclk