詳細
Stratix® III、Stratix IV、Cyclone® III デバイスで Quartus® II ソフトウェアで altpll メガファンクションを使用すると、最高の位相シフト解像度が VCO 期間の 1/8 に等しくなります。 VCO 周波数がサポートされている VCO 範囲の下端にある場合、位相シフト解像度がデザインに適した値より大きくなる場合があります。
PLL の動的フェーズ・ステッピング機能を使用する場合、位相シフト解像度を変更するオプションがあります。 ダイナミック・フェーズ・ステッピング機能を使用せずに位相シフト解像度を最大化するには、altpll MegaWizard® プラグイン・マネージャー を使用してこの手順に従ってください。
- 希望の入力クロック、出力クロック、および有効にしたいその他のオプションを使用して PLL インスタンスを作成します。 お使いのデバイスの速度グレードと、左 / 右または上部 / 下部 PLL をターゲットにしている場合は、必ず速度グレードを指定してください。
- [PLL リコンフィグレーション] ページにアクセスして、[ダイナミック・フェーズ・リコンフィグレーション用のオプション入力を作成する] および [Phase Shift Step Resolution Edit を有効にする] をオンにします。
- 出力クロックページにアクセスして、必要に応じて各クロックに希望の位相シフトを設定します。
- [詳細] ボックスを開き、表示されているすべての設定をメモします。 出力クロックごとに同じ手順を繰り返します。
- [PLL パラメーター] >帯域幅 / SS ページにアクセスして、[詳細] ボックスを開きます。 表示されているすべての設定に注意してください。
- [PLL パラメーター] >入力 / ロック ページにアクセスして、[Advanced (詳細設定)] PLL パラメーターを使用して出力ファイルを作成する] オプションをオンにします。
- PLL リコンフィグレーション・ページに戻り、「ダイナミック・フェーズ・コンフィグレーション」のオプションをオフにします。
- [完了] をクリックして、PLL インスタンス化ファイルを作成します。
アドバンスト・パラメーターを使用する場合、PLL ラッパー・ファイル (your_PLL_instantiation_name.v または .vhd) は PLL パラメーターを識別できる形式で書き込まれます。 VHDL 形式の [汎用マップ] セクションと Verilog 形式の [defparam] セクションに表示されます。
- PLL のインスタンス化ラッパー・ファイルを開き、「汎用マップ」または「defparam」セクションを見つけます。
- 上記の手順で指定した設定に合わせて設定を変更します。
- PLL のインスタンス化ラッパー・ファイルを保存し、デザインをコンパイルします。
- コンパイルレポート - フィッター - リソースセクション - PLL 使用方法 で出力クロック周波数と位相が正しいことを確認します。
この手法を使用すると、altpll MegaWizard が提供する有効な PLL パラメーターを適用して、デザインの必要に応じて設定を最適化できます。
あるいは、アドバンスト PLL パラメーターを使用して PLL ラッパー・ファイルを手動で編集しない場合は、ダイナミック・フェーズ・リコンフィグレーション・オプションを有効のままにして、これらの入力ポートを定数に変換することもできます。