記事 ID: 000076012 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

Quartus® II 合成は、どのような VHDL 待機構造をサポートしていますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® II ソフトウェアは、プロセス内の 1 つの VHDL wait-until ステートメントのみをサポートします。wait-for ステートメントなどのその他の VHDL 待機構造、または複数の待機ステートメントを持つプロセスは合成できません。

例えば、Quartus® II 統合合成は、次の wait-until 構文をサポートします。

architecture dff_arch of ls_dff is
begin
    output: process begin
       wait until (CLK'event and CLK='1');
       Q <= D; 
       Qbar <= not D;
    end process output;
end dff_arch;

このソフトウェアは次の種類の待機ステートメントをサポートしないため、合成中にエラーが発生します。

process --Unsupported process declaration
begin
    CLK <= ‘0’;
    wait for 20 ns;
    CLK <= ‘1’;
    wait for 12 ns;
end process;

output: process begin  --Unsupported process declaration
    wait until (CLK'event and CLK='1');
    Q <= D; 
    Qbar <= not D;

    wait until (CLK'event and CLK='0');
    Q <= 0; 
    Qbar <= 1;
end process output;

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。