記事 ID: 000076010 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

一部のMAX 10 デバイス・デザインでは、フィッターが設定されるとフィッターステージ中に異常なエグジット listen_to_nsleep_signalを引き起こします。

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

Quartus® II ソフトウェア・バージョン 15.0 では、フィッターの合法性チェックの問題により、 listen_to_nsleep_signal パラメーターが明示的に true に設定されているが nsleep ポートが接続されていないフィッターステージ中に異常終了が生じています。 この問題は、MAX 10 ZB16/25/50 デバイスのみを対象としたデザインに適用されます。Quartus® II ソフトウェアはユーザー・エラーを生成しますが、その代わりに異常終了の原因となります。

入力バッファー原子を使用したり、IP を構築するためにAlteraの汎用 I/O (GPIO) Lite を使用すると、異常な終了が発生する可能性があります。

解決方法

回避策はありません。この問題は今後のリリースで修正される予定です。

関連製品

本記事の適用対象: 1 製品

インテル® MAX® 10 FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。