記事 ID: 000075994 コンテンツタイプ: エラーメッセージ 最終改訂日: 2021/08/28

警告: ピン総数 Y の X ピンに正確なピン位置の割り当てはありません情報: ピンtermination_blk0~_rupデバイス情報の正確な位置に割り当てられていません:ピンtermination_blk0~_rdnデバイスの正確な位置に割り当てられていません

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Stratix® II およびStratix II GX デバイスでキャリブレーション済みのオンチップ終端 (OCT) を使用する場合、Quartus® II ソフトウェア・バージョン 6.1 以降を使用すると、この警告が表示されます。

Stratix III デバイスは、Stratix II デバイスとは異なる OCT キャリブレーション回路を備え、インテル® Quartus® II ソフトウェア・バージョン 6.1 で初めてサポートされました。 Stratix III デバイスでは、I/O ピンは異なる OCT キャリブレーション・ブロックを使用できるため、適切に割り当てる必要があります。

Stratix II デバイスは、2 つの OCT キャリブレーション・ブロックを備えています。1 つは上部 I/O バンク用、もう 1 つはボトム I/O バンク用です。 Quartus® II ソフトウェアは、Stratix II デバイスに適切な OCT キャリブレーション・ブロックを自動的に使用します。

これらの警告は、Stratix II デザインでは安全に無視できます。

関連製品

本記事の適用対象: 2 製品

Stratix® II FPGA
Stratix® II GX FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。