記事 ID: 000075990 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

Stratix V デバイスをターゲットにしている場合、Quartus® II ソフトウェアの LVPECL I/O アサインメントに既知の問題がありますか?

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

はい。Stratix® V デバイスをターゲットにしている場合、Quartus® II ソフトウェアの LVPECL I/O アサインメントに問題があります。

インテル® Quartus® II ソフトウェアは、バージョン 11.0、11.0SP1 および 11.1 では LVPECL ペアの n 側を実装しません。

解決方法

LVDS 入力バッファーは LVPECL 入力操作をサポートするために使用されますが、LVPECL 規格では内部終端はサポートされていないため、LVPECL I/O 規格ではなく LVDS I/O 規格を使用できます。

この問題は、Quartus® II ソフトウェア・バージョン 11.1SP1 で修正されています。

関連製品

本記事の適用対象: 4 製品

Stratix® V GS FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Stratix® V E FPGA

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。