Quartus® II ソフトウェア・インスタンスのトップレベル・デザインが差動 IO バッファー Altera場合、またはトップレベルの差動入力 (トップレベルの p および n ポート) を備えた IP ブロックを使用している場合、外部ロジックがインテル® Quartus® II で生成されたネットリストにトゥルー・ディファレンシャル信号をドライブする必要があります。
Altera差動 I/O バッファー・モデルは、アンバランス入力を検出すると、X を出力にドライブします。
Quartus® II ソフトウェア・インスタンスのトップレベル・デザインが差動 IO バッファー Altera場合、またはトップレベルの差動入力 (トップレベルの p および n ポート) を備えた IP ブロックを使用している場合、外部ロジックがインテル® Quartus® II で生成されたネットリストにトゥルー・ディファレンシャル信号をドライブする必要があります。
Altera差動 I/O バッファー・モデルは、アンバランス入力を検出すると、X を出力にドライブします。
1
本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。
このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。