記事 ID: 000075985 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

バージョン 11.0 の DDR3 SDRAM および DDR2 SDRAM UniPHY ベースのコントローラーでエラー訂正コード (ECC) 機能に問題がありますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

はい。バージョン 11.0 の DDR3 SDRAM および DDR2 SDRAM UniPHY ベースのコントローラーの自動エラー訂正機能によるエラー訂正コード (ECC) に問題があります。メモリーに書き込まれるデータに 1 ビットのエラーが発生した場合、メモリー・コントローラーは、シングルビット・エラーを伴うデータをメモリーに書き込み、シングルビット・エラーで読み返し、ローカル側で修正し、ユーザーロジックが読み取ったデータが正しいことを確認します。ユーザーロジックまたはローカル側のデータを修正しますが、想定されているような修正されたデータはメモリーデバイスに書き戻しません。

問題は、パラメーター「CTL_ECC_RMW_ENABLED」がコントローラー・インスタンスに渡されないので、自動修正機能が有効にならないため、コントローラーが読み取り変更書き込みを実行しないためです。

回避策は次のとおりです-

- .v を開く

- [alt_mem_if_ddr3_controller_top] のインスタントに次の行を追加します。

- ".CTL_ECC_RMW_ENABLED (1)、"

これにより、自動修正機能が有効になります。

この問題は、Quartus® II ソフトウェアと IP の今後のバージョンで修正される予定です。

関連製品

本記事の適用対象: 8 製品

Stratix® III FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA
Stratix® IV E FPGA
Stratix® V E FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。