記事 ID: 000075966 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2021/08/27

Stratix V トランシーバー・デバイス上Avalonメモリー・マップド・プロセスAvalonトランシーバー・ダイナミック・リコンフィグレーションとArria V トランシーバー・デバイスの間で、どのくらい待つ必要がありますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細 Stratix® V および Arria® V トランシーバー・デバイスでトランシーバーのダイナミック・リコンフィグレーション・プロセスを開始すると、リコンフィグレーション・コントローラーの「使用中」信号は 3 サイクルで高い状態で動作 mgmt_clk_clkします。リコンフィグレーション・コントローラーの「使用中」信号が再び低くなるまで待ってから、次のプロセスを開始する必要があります。

関連製品

本記事の適用対象: 7 製品

Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
Arria® V GZ FPGA
Arria® V GX FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。