記事 ID: 000075961 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

Gate Level Simulation を使用して AltMemPhy ベースの外部メモリー・インターフェイスを検証する必要がありますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細
Altera®では、ゲートレベルのシミュレーションではなく、Time Customization タイミング解析を使用してデザインのタイミングを検証することをお勧めします。
AltMemPhy® デザインの場合、Altera Time2 タイミング解析による RTL シミュレーションおよびタイミング検証による機能検証をお勧めします。

関連製品

本記事の適用対象: 6 製品

HardCopy™ III ASIC デバイス
Arria® GX FPGA
Stratix® II GX FPGA
Stratix® II FPGA
Stratix® III FPGA
Cyclone® III FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。