記事 ID: 000075952 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

rx_analogreset入力とrx_digitalreset入力は、Cyclone IV GX および他の GX/GT/GZ デバイスファミリーのrx_signaldetectステータスに影響しますか?

環境

    リセット
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細 はい。rx_analogreset またはrx_degitalresetがCycloneの高速トランシーバー・チャネルで表明されている場合® IV GX またはその他の GX/GT/GZ デバイスファミリーでは、rx_signaldetect信号がディザスされます。

関連製品

本記事の適用対象: 4 製品

Cyclone® IV GX FPGA
Stratix® IV GT FPGA
Arria® II GX FPGA
Arria® II GZ FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。