記事 ID: 000075931 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/09/11

ALTTEMP_SENSEメガファンクションに最小パルス幅違反が見られますが、どうしてですか?

環境

  • PLL 数
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® II ソフトウェアでは、PLL を使用して、ALTTEMP_SENSEメガ機能に入力クロック周波数を引き出す場合、このエラーが表示されることがあります。

    内部温度センサーに適用される入力周波数は、1.0MHz 以下でなければなりません。ALTTEMP_SENSEメガファンクションでは、クロック・ディバイダーを使用して、この要件を満たす入力クロックを削減できます。詳細については、温度センサー (ALTTEMP_SENSE) メガファンクション・ユーザーガイド (PDF) を参照してください。

    PLL の乗算および除算パラメーターの丸め特性により、実際の出力クロックが正確ではない可能性があります。クロック・ディバイダーを使用しない場合、必要な 1.0MHz よりも高いクロック周波数になる可能性があります。クロック・ディバイダーを使用する場合、クロック・ディバイダーに使用する設定に応じて、結果として得られるクロック周波数は 40.0MHz または 80.0MHz より高くなります。

    解決方法

    この警告を回避するには、PLL パラメーターを変更して、クロック・ディバイダーを使用しない場合は、丸みのある出力クロックの周波数を 1.0MHz 以下にしてください。クロック・ディバイダーを使用する場合、PLL パラメーターを変更して、クロック・ディバイダーに使用する設定に応じて、丸みのある出力クロックの周波数を 40.0MHz または 80.0MHz 以下にします。

    関連記事

    関連製品

    本記事の適用対象: 11 製品

    Arria® V ST SoC FPGA
    Arria® V GT FPGA
    Arria® V GX FPGA
    Stratix® V GT FPGA
    Arria® V SX SoC FPGA
    Stratix® V GS FPGA
    Stratix® V E FPGA
    Stratix® V GX FPGA
    Stratix® IV GT FPGA
    Stratix® IV E FPGA
    Stratix® IV GX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。