記事 ID: 000075928 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

Manual assignment of PLLCLKOUT pin for the MAX 10 device generates errors

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    Quartus® II ソフトウェア・リリース・バージョン 14.0 update 2 では、 MAX® 10 デバイスに PLLCLKOUT ピンを手動で割り当て、生成 フィッターで次のエラーが発生しました。

    Error (176138): Can't place differential I/O pins and/or associated SERDES transmitters or receivers -- location assignments are illegal

    Error (176150): Pin "<ピン名>" with LVDS I/O standard must be driven by the external clock output of an enhanced PLL

    PLLCLKOUT ピンは、汎用 I/O ピンとして使用できます。 MAX 10 デバイスの場合、このオプションは現在自動的には表示されません。 Fitter がサポートしています。

    解決方法

    回避策はありません。この問題は今後修正される予定です。 インテル® Quartus® II ソフトウェアのリリース。

    関連製品

    本記事の適用対象: 1 製品

    MAX® II CPLD

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。