記事 ID: 000075926 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

ALTMEMPHY のキャリブレーション中に平準化に使用されている場所はどれですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

キャリブレーション中の ALTMEMPHY レベリング・シーケンサーは、次の位置に書き込みます。

-Bank 0、1、3
-Row 1
-すべての列

バンク 0 は、ブロック・トレーニング・パターンとクロックサイクル・キャリブレーション用に書き込まれます。

バンク 1 は、書き込みデスクウ (DQ) 用に書き込まれます。

バンク 2 は、書き込みデスクウ (DM) 用に書き込まれます。

各バンクでアクセスできるのは行 1 のみです。アクセスする列の数は異なりますが、これらのバンクおよび行 1 のすべての列に書き込みを避ける必要があります。

関連製品

本記事の適用対象: 4 製品

Stratix® III FPGA
Stratix® IV E FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。