トリプルスピード・イーサネット IP の自動生成される Synopsys デザイン制約(.sdc)ファイルに問題があるため、デザイン階層にスプレインスが含まれている場合、タイミング分析中に以下のような「無視されたフィルター」の警告が表示されることがあります。
altera_eth_tse_pcs_pma_lvds.sdc(158): 「tse register>への
また、これらの無視された制約の結果として、デザインにタイミング違反が生じる場合もあります。
この問題は、インテル® Quartus® Prime 開発ソフトウェアのバージョン 16.0.2 以前で生成された Arria® V、Arria 10、Cyclone® V および Stratix® V デバイスファミリーを対象としたトリプルスピード・イーサネット IP に存在します。
この問題を回避するには、自動生成された sdc ファイル内の次の文字列を検索します。
set inst_list [query_collection -list -all $inst ]
foreach each_inst $inst_list{
両方の行を次のように置き換えます。
foreach_in_collection each_inst_tmp $inst {
set each_inst_name [get_node_info -name $each_inst_tmp]
regsub {\\} $each_inst_tmp {*} each_inst
これらの sdc ファイルは IP が再生成されるたびに上書きされるため、コピーを作成して、最新の sdc ファイルに編集が適用されていることを確認してください。
この問題は、インテル® Quartus® Prime 開発ソフトウェアの今後のリリースで解決される予定です。