記事 ID: 000075922 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

RapidIO IP コア・ユーザーガイド: ModelSim* シミュレーションにおける非Arria 10 IP コアのバリエーションに関する古い手順のリスト

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • シミュレーション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    IP コア v14.1 で RapidIO IP コア・テストベンチのシミュレーション手順を変更 およびそれ以降の場合、非Arria 10 デバイスを対象とする IP コアのバリエーション。ユーザーガイド ModelSim* シミュレーターと VCS の両方に対するテストベンチのシミュレーション手順 シミュレーターには 、srio_simulator.tcl スクリプトを実行する手順が含まれています。 ただし、このスクリプトは不要となり、IP には付属しません。 コア。 RapidIO MegaCore ファンクション・ユーザーガイド は更新されていません この変更に伴い

    ModelSim* シミュレーションの間違ったTOP_LEVEL_NAMEについては、関連するエラッタRapidIO コア・ユーザーガイド・リストを参照してください。 非Arria 10 IP コア・バリエーション

    解決方法

    RapidIO IP コア v14.1 以降のテストベンチをシミュレーションする場合、 ModelSim* シミュレーターまたは VCS シミュレーター、手順をスキップする 1。および 2.、 をクリックして 、srio_simulator.tcl スクリプトを実行します。

    この問題は 、RapidIO MegaCore ファンクション・ユーザーガイドの今後のバージョンで修正される予定です。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Arria® 10 FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。