記事 ID: 000075914 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/11/14

UniPHY ベースのメモリー・コントローラーで、afi_rdata_enとafi_rdata_validの間のレイテンシーを制御する方法はありますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

UniPHY ベースのメモリー・コントローラーでは、 afi_rdata_en 読み取り要求を実行するために、アサート afi_cs_n されます。この読み取り要求は PHY で内部的に遅延し、メモリーデバイスから読み取りデータをキャプチャーするために使用されます。PHY は、バス上で afi_rdata_valid 有効な読み取りデータをドライブするとアサートされます afi_rdata 。PHY 内のキャリブレーション・シーケンス中に設定されているため、間のレイテンシー afi_rdata_en afi_rdata_valid は制御できません。

解決方法

これは予期される動作であり、UniPHY ベースのメモリー・コントローラーで、afi_rdata_enとafi_rdata_valid間のレイテンシーを制御する計画はありません。

関連製品

本記事の適用対象: 20 製品

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Stratix® V GT FPGA
Stratix® IV GX FPGA
Stratix® III FPGA
Arria® II GZ FPGA
Stratix® IV GT FPGA
Stratix® V E FPGA
Stratix® IV E FPGA
Cyclone® V SE SoC FPGA
Cyclone® V E FPGA
Arria® V GT FPGA

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。