次のクロックドメイン led_link, led_char_err, led_disp_errそして led_an信号Arria® 10 1G/2.5G/5G/10G マルチレート・イーサネット PHY IP コアは内部クロックドメインです。FPGA・ファブリックでは内部クロックを使用できないため、これらのクロックは led_* シグナルは非同期信号として扱う必要があります。
Arria 10 1G/2.5G/5G/10G マルチレート・イーサネット PHY IP コアのクロックドメインが、次の信号であるled_link、led_char_err、led_disp_err、およびled_an。
1
免責事項
本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。
このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。