次のクロックドメイン led_link, led_char_err, led_disp_errそして led_an信号Arria® 10 1G/2.5G/5G/10G マルチレート・イーサネット PHY IP コアは内部クロックドメインです。FPGA・ファブリックでは内部クロックを使用できないため、これらのクロックは led_* シグナルは非同期信号として扱う必要があります。
環境
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細