記事 ID: 000075856 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/09/02

Arria 10 1G/2.5G/5G/10G マルチレート・イーサネット PHY IP コアのクロックドメインが、次の信号であるled_link、led_char_err、led_disp_err、およびled_an。

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

次のクロックドメイン led_link, led_char_err, led_disp_errそして led_an信号Arria® 10 1G/2.5G/5G/10G マルチレート・イーサネット PHY IP コアは内部クロックドメインです。FPGA・ファブリックでは内部クロックを使用できないため、これらのクロックは led_* シグナルは非同期信号として扱う必要があります。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。