高速 PLL が別の専用クロックピンから入力クロックを取得し、高速 PLL に直接供給しない場合、クロック信号は最初にグローバル・クロック・ネットワークにルーティングされ、その後 PLL にドライブされます。この場合、クロック遅延は完全に補償されません。
StratixおよびStratix GX デバイスの高速 PLL の入力クロックソースとして専用クロックピンを使用できますか?
1
免責事項
本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。
このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。