記事 ID: 000075847 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

Stratix III FPGA開発キット・リファレンス・マニュアルバージョン 1.2 の QDRII SRAM ピンアウトに問題がありますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Stratix® III FPGA開発キット・リファレンス・マニュアル・バージョン 1.2 (2008年9月) の QDRII SRAM インターフェイス・ピン・テーブルの表 2-50 にエラーが生じます。アドレスビット 13 のStratix III デバイスのピン番号が正しく記載されていない H14、H16 にする必要があります。

関連製品

本記事の適用対象: 1 製品

Stratix® III FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。