記事 ID: 000075841 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

ライト関連のコントロール・シグナルが正しく機能していても、Arria II GX デバイスの M9K メモリーブロックに新しいデータの書き込みが失敗するのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

クロック信号が書き込み操作 (wren=1) を実行する際に常に最小パルス幅仕様 (クロックハイタイムおよびクロックロータイム) を満たしていない場合、新しいデータがARRIA® II GX デバイスのメモリーブロックに正しく書き込まれていない可能性があります。 この仕様に違反するクロック信号は、True-Dual-Port、Read-Before-Write モードで予期しないメモリー動作を引き起こす可能性があります。

 

次のいずれかの条件が満たされた場合、[読み取り - 書き込み前] モードが選択されます。

  • 同じポート読み取り - 書き込み中パラメーターが「NEW_DATA_WITH_NBE_READ」または
  • 同じポート読み取り - 書き込み中パラメーターが「OLD_DATA」またはに設定されている
  • 混合ポート読み取り - 書き込み時パラメーターが「OLD_DATA」に設定されている

 

アプリケーションでクロック・シグナル・インテグリティーを保証できない場合は、次のいずれかのオプションを実行できます。  

  • クロックが不安定な場合 (電源投入時や外部クロックソースのコンフィグレーション時など) に書き込み動作 (wren=0) を無効にします。
  • オンチップ PLL をメモリーブロックの入力クロックソースとして使用  
  • クロックが安定した場合に 500μs 以上のDEV_CLRnをアサーシングすることで、チップ全体のグローバル・リセットを実行
  • 高速書き込みモードを使用します。このモードは、同じポート読み取り - 書き込み中パラメーターが「NEW_DATA_NO_NBE_READ」に設定 され、 混合ポート read-during-write パラメーターが「DONT_CARE」に設定されている場合に選択されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。