記事 ID: 000075834 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

Stratix V および Arria V デバイスでAltera PLL リコンフィグレーションのメガファンクションを使用すると、ダイナミック・フェーズ・シフト PLL リコンフィグレーションが失敗するのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    ダイナミック・フェーズ・シフトのAltera® PLL リコンフィグレーションメガファンクションを使用する場合、ダイナミック・フェーズ・シフト・レジスターが書き込まれた直後に Start レジスターが書き込まれた場合、リコンフィグレーションは行われません。 これは、Avalon-MM インターフェイス上の waitreが発生する信号がアサートされない場合に顕著です。

    これは、Quartus® II ソフトウェアの将来のバージョンで修正されるメガファンクションのバグのためです。

    解決方法

    再構成を確実に行うには、最初のDynamic_Phase_Shiftレジスターへの書き込みとスタート・レジスターへの書き込みの間に、少なくとも 1 つのmgmt_clkサイクルが必要です。

    Altera PLL Reconfig MegaFunction の動作の詳細については、次を参照してください。 AN661: ALTERA_PLLおよびALTERA_PLL_RECONFIGメガファンクションによるフラクショナル PLL リコンフィグレーションの実装 (PDF)。

    関連製品

    本記事の適用対象: 6 製品

    Stratix® V E FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Stratix® V GX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。