記事 ID: 000075833 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

Arria V または Cyclone V デバイスを対象とする DDR2 および DDR3 ハード・メモリー・インターフェイスで ODT 信号が正しく機能しない

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

この問題は DDR2 および DDR3 製品に影響を与えています。

Arria V または Cyclone V をターゲットとする DDR2 および DDR3 インターフェイスの場合 デバイスの場合、ハード・メモリー・コントローラーからの ODT 信号が 正しく動作します。

解決方法

この問題を回避する方法はありません。

この問題はバージョン 13.0 以降で修正されています。

関連製品

本記事の適用対象: 2 製品

Cyclone® V FPGA & SoC FPGA
Arria® V FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。