記事 ID: 000075792 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/08/12

Stratix® V FPGA 開発キットでフラッシュメモリーのプログラミングが失敗する理由

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Stratix® V GX FPGA開発キット・ユーザーガイドの「Nios® II EDS を使用したフラッシュファイルの作成」セクションに記載されている例は、正しくありません。ユーザー・ハードウェア 1 に誤ったアドレスを使用します。

表 A-1 バイトアドレス・フラッシュメモリー・マップのユーザー・ハードウェア 1 に与えられるアドレス範囲は次のとおりです。

0x020C.0000 ~ 0x0413。Ffff

解決方法

フラッシュファイルを正しく生成するには、次のコマンドを使用します。

.sof ファイルの場合:

sof2flash --input=<yourfile>_hw.sof --output=<yourfile>_hw.flash --offset=0x020C0000

--pfl --optionbit=0x00030000 --programmingmode=PSr

elf ファイルの場合:

elf2flash --base=0x0 --end=0x0FFFFFFF --reset=0x071C0000 --input=<yourfile>_sw.elf

--output=<yourfile>_sw.flash

--boot=/components/altera_nios2/boot_loader_cfi.srec

関連記事

関連製品

本記事の適用対象: 1 製品

Stratix® V GX FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。