記事 ID: 000075790 コンテンツタイプ: Product Information & Documentation 最終改訂日: 2021/08/28

CHANGE_EDREG命令を使用して、Stratix、Stratix II、Arria GX、およびCyclone II 以降のシリーズデバイスの CRC エラーをシミュレートするにはどうすればよいですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

作成に必要なコンテンツをダウンロードできます。crc.jamファイルをダウンロードし、以下の手順に従って、CHANGE_EDREG命令を発行して、Stratix®、Stratix II、Arria® GX、およびCyclone® II およびそれ以降のシリーズのデバイスにおける CRC エラーをシミュレートします。

添付された JAM ファイルを使用して、#9 を任意の番号に変更します。これは CRC チェックサムの値を変更するためです。
DRSCAN 32、

  1. これにより、CHANGE_EDREG命令によってストレージレジスターの CRC チェックサムが上書きされます。
  2. その後、CRC_Errorピンが高くなります。CRC エラーを通知します。

Quartus® II 開発ソフトウェアのコマンドライン JAM プレーヤーを使用して、 crc.jam ファイル

次のコマンドが表示されます。

quartus_jli -aconfig_io -cn crc.jam

ここで、-c の後の n はケーブルのインデックスです。USB-Blaster™ のケーブルインデックスを確認するには、次を実行します。

quartus_jli -n

関連記事

関連製品

本記事の適用対象: 7 製品

Cyclone® IV E FPGA
Cyclone® II FPGA
Cyclone® IV GX FPGA
Arria® GX FPGA
Stratix® II FPGA
Cyclone® III FPGA
Cyclone® III LS FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。