詳細
DCFIFO IP のクロスクロック特性により、ステータスフラグのレイテンシーは SCFIFO および DCFIFO IP コア・ユーザーガイド で指定されているレイテンシーより 1 大きくなる可能性があります (PDF)。
環境
BUILT IN - ARTICLE INTRO SECOND COMPONENT
関連製品
本記事の適用対象: 31 製品
インテル® Arria® 10 GT FPGA
Arria® V GT FPGA
Arria® V GZ FPGA
Arria® V GX FPGA
Stratix® V GT FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
MAX® II CPLD
インテル® MAX® 10 FPGA
Cyclone® IV E FPGA
Cyclone® III LS FPGA
Stratix® IV E FPGA
Cyclone® V GT FPGA
Cyclone® III FPGA
Stratix® V GX FPGA
Cyclone® IV GX FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Stratix® III FPGA
Stratix® IV GX FPGA
Arria® II GX FPGA
インテル® Arria® 10 GX FPGA
Arria® II GZ FPGA
Stratix® IV GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
インテル® Arria® 10 SX SoC FPGA
MAX® V CPLD
Cyclone® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SE SoC FPGA