PLL 機能は、設計者が PLL 出力周波数をスイープしてクロック遅延を調整しやすいプロトタイピング環境でも役立ちます。例えば、テスト対象のユニットによっては、50 MHz または 100 MHz でパターンを生成および送信するためにテストパターンを生成するシステムが必要になる場合があります。 PLL コンポーネントのリアルタイム・リコンフィグレーションにより、システム設計者は 20ms 以内で 2 つの出力周波数を切り替えることができます。また、この機能を使用して、出力クロック遅延を変更することで、クロックツーアウト (tco)遅延をリアルタイムで調整することもできます。このアプローチでは、新しい PLL 設定でプログラミング・ファイルを再生成し、デバイス全体を再構成する必要がなくなります。
Stratixリアルタイム・フェーズ・ロック・ループ (PLL) リコンフィグレーション機能は、どのようなアプリケーションで使用できますか?
1
免責事項
本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。
このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。