問題160236: バージョン 1.9
BOOTSEL (BSEL) および CLOCKSEL (CSEL) ピンでは、4.7K-10K-sharm プルアップ・レジサーを使用できますが、プルアップ抵抗の接続電圧は指定していません。
BSEL ピンと CSEL ピンのプルアップ抵抗は、これらのピンを含むバンクの VCCIO に接続する必要があります。
問題 63747: バージョン 1.3
DCLK はデュアル目的ピンとして記載されていません。 DCLK は、コンフィグレーション・モードがアクティブモードの場合、コンフィグレーション後にユーザー I/O ピンとして設定できます。
問題 44313: バージョン 1.1
未使用のGXB_RXピンの接続ガイドラインには、10 k. 抵抗を介して GND に接続すると記載されています。 10K 抵抗は不要で、未使用のGXB_RXピンは GND に直接接続できます。
問題 27900: バージョン 1.1
CLK[0:23]p,n] ピンの種類、ピンの説明、接続ガイドラインが正しくない。 これらは、出力バッファー機能を備えたデュアル目的の I/O ピンです。 以下に、CLK[0:23]p,n ピンについて説明します。
ピンの種類:"Input"は「I/O」に変更する必要があります。
ピン詳細: 「I/O ピンとしても使用可能な専用の正負クロック入力ピン。 OCT Rd は差動入力として使用する場合にサポートされます。 OCT Rt は、SSTL または HSTL 入力として使用する場合にサポートされます。 OCT Rs は出力操作に対応しています。
シングルエンド I/O 規格を使用する場合、PLL への専用入力ピンとして機能するのは CLK[0:23]p ピンのみです。」
接続ガイドライン: 「これらのピンは、GND または左未接続に接続できます。 接続されていない場合、インテル® Quartus® II ソフトウェアのプログラマブル・オプションを使用して、内部でこれらのピンに偏りを生じさせます。 これらは、弱プルアップ抵抗が有効になっている入力トライステートとして、または GND を駆動する出力として予約できます。