この警告メッセージは、ALTPLL_RECONFIGメガファンクションを実装しないで ALTPLL メガファンクションのダイナミック・リコンフィグレーション・ポートを有効にする場合に表示されます。
ALTPLL メガファンクションを使用する場合、Quartus® II ソフトウェアは特定のデザインリソース要件に基づいて PLL カウンター出力に最適な配線を試みます。例えば、C0 は C3 に再マッピングされている可能性があります。ALTPLL_RECONFIGメガファンクションが実装された場合、カウンターのリマッピングは自動的に実行され、ユーザーには見えなくなります。
ALTPLL_RECONFIGメガファンクションを使用していない場合は、[Preserve PLL Counter Order (PLL カウンターオーダーの保持)] アサインメントを使用して、出力カウンターの再マッピングを防止できます。
デザインに合わせて PLL 出力カウンターを最適化するには、以下の番号を参照してください。
1. デザインをコンパイルし、コンパイラー・レポートをチェックして、どのカウンターがどのクロック出力に接続されているかを確認します。
2. RTL の PLL クロックアウト接続を変更して、順序に一致させます (PLL の使用レポートに記載されています)。
例: clkout0 が表示されている場合 àSPAN> カウンター 3 は、クロックアウト0 のすべての出力接続を clkout3 に移動します。その他すべてのクロック出力でこの操作を実行します。
3. デザインを再度コンパイルします。今回は、アサインメント・エディターで PLL の「PLL カウンターオーダーを維持」を ON に設定します。