記事 ID: 000075745 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

Stratix V デバイスを対象とした QDR II/II デザインのキャリブレーションに失敗する

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    Nios IIシーケンサーを使用したハーフレート QDR II/II デザイン 300MHz 未満の速度では、ターゲットを絞る際にキャリブレーションエラーが発生する場合があります V デバイスStratix。

    この問題は、今後の QDR II で修正される予定です。 および UniPHY を備えた QDR II SRAM コントローラー。

    解決方法

    この問題の回避策は、ハーフレート QDR II/II を実行することです。 Stratix V デバイスをターゲットとしたNios IIシーケンサーを使用したデザイン 300MHz 以上の速度で。

    関連製品

    本記事の適用対象: 1 製品

    Stratix® V FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。