記事 ID: 000075740 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

Arria II GZ、Stratix IV、またはStratix V デバイスのフェイル・リカバリーのタイミングを対象とする CPRI IP コア

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

Arria II GZ、Stratix IV、またはStratixをターゲットとする CPRI IP コア V デバイスのリカバリー・タイミングが失敗しました。具体的には、グローバルからの道のり rx_digitalreset_cpri_clk_sync2 内部信号へのリセット local_reset 信号違反 IP コアのタイミング要件を満たす必要があります。

解決方法

この問題を回避するには、Quartus® II 設定ファイルを使用してください。 (.qsf)、次の割り当てを追加して次をデモートします。 グローバル・リセット信号:

set_instance_assignment -name GLOBAL_SIGNAL OFF -to *rx_digitalreset_cpri_clk_sync2

この問題は、CPRI MegaCore の今後のバージョンで修正される予定です。 関数。

関連製品

本記事の適用対象: 3 製品

Stratix® IV FPGA
Stratix® V FPGA
Arria® II FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。