記事 ID: 000075695 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

機能シミュレーション中、Stratix IV GX トランシーバーのrx_phase_comp_fifo_error出力ポートが常に未定義の状態になっているのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Alteraは、Stratix® IV GX トランシーバー・インスタンスの機能シミュレーション中に、 rx_phase_comp_fifo_error 出力ポートが常に未定義の状態であることを確認しています 。これは既知の問題です。Alteraでは、Quartus® II ソフトウェア・バージョン 8.0 デザインのシミュレーションにはこのポートを使用しないことをお勧めします。

関連製品

本記事の適用対象: 1 製品

Stratix® IV GX FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。