記事 ID: 000075691 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/16

インテル® L/H タイル・Avalon® PCI® Express* のストリーミング IP を使用してデザインをコンパイルした結果、応答しない PCI Express* リンクが生成されるのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 21.1 および 21.2 の問題により、Gen3x16 リンクとして設定された PCI Express* のストリーミング IP Avalon®インテル L®/H タイルでトランザクション・レイヤー・コンフィグレーション・スペース・インターフェイスが有効になっている場合、応答しない PCI Express* リンクが発生する可能性があります。この問題は、場所 / ルートの依存性のため、すべてのコンパイル結果に影響を与えるものではありません。

応答しない PCI Express* リンクは、電源オンのコンフィグレーション操作の後、または再構成操作の後に生じる場合があります。

この問題に関するその他の障害の現象は次のとおりです。

  • トランザクション・レイヤー・コンフィグレーション・スペース・インターフェイス (tl_cfg_*) ポートは固定値で固定されています。
  • ルートポートとエンドポイント間で DMA 操作が実行されない
  • ホスト・システムでウォームリセットを実行すると、エンドポイントの機能を回復できます。
解決方法

インテル® Quartus® Prime Edition Pro Software バージョン 21.1 および 21.2 でこの問題を解決するためのパッチが利用可能です。

インテル® Quartus®® Prime 開発ソフトウェア・プロ・エディション・バージョン 21.1 用のパッチ 0.41 または インテル® Quartus® Prime 開発ソフトウェア・プロ・ソフトウェア・バージョン 21.2 用の Patch 0.05 を以下の適切なリンクからダウンロードしてインストールします。

(.run ファイルダウンロードするには、上記のリンクを右クリックして [Save link as (リンクを名前を付けて保存)] を選択します)

 

インテル® Quartus® Prime Edition Pro Software バージョン 21.1 パッチ

 

インテル® Quartus® Prime Edition プロ・ソフトウェア・バージョン 21.2 パッチ

 

この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 21.3 以降で修正されています。

関連製品

本記事の適用対象: 4 製品

インテル® Stratix® 10 GX FPGA
インテル® Stratix® 10 TX FPGA
インテル® Stratix® 10 SX SoC FPGA
インテル® Stratix® 10 MX FPGA

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。