記事 ID: 000075690 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2021/01/27

クロックド・ビデオ入力インテル® FPGA IP (CVI) とクロックド・ビデオ出力インテル® FPGA IP (CVO) がプラットフォーム・デザイナーの IP カタログで利用できないのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

クロックド・ビデオ入力インテル® FPGA IP (CVI) とクロックド・ビデオ出力インテル® FPGA IP (CVO) はサポート終了 (EOL) となり、インテル® Quartus® Prime スタンダード・エディション・ソフトウェア・バージョン 19.1 以降サポートは終了しています。

解決方法

ビデオ & 画像処理スイート・ユーザーガイド バージョン 19.4 以降、クロックド・ビデオ入力インテル® FPGA IPとクロックド・ビデオ出力インテル® FPGA IPに関する情報は削除されました。

関連製品

本記事の適用対象: 9 製品

Cyclone® V FPGA & SoC FPGA
Cyclone® IV FPGA
Stratix® V FPGA
インテル® Arria® 10 FPGA & SoC FPGA
Stratix® IV FPGA
Arria® II FPGA
インテル® MAX® 10 FPGA
インテル® Cyclone® 10 LP FPGA
Arria® V FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。