記事 ID: 000075661 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/05/05

Modelsim* FPGA Edition を使用して Agilex™ 7 FPGA デバイス向け PCI Express* 向け P タイル・Avalon®ストリーミング SRIOV IP のデザイン例をシミュレートすると、シミュレーション・エラーが発生するのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • インターフェイス
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    PCI Express* の FPGA P タイル Avalon® ストリーミング IP の問題により、ModelSim* FPGA Edition を使用して Agilex™ 7 FPGA 3.0x4 SR-IOV デザイン例をシミュレートしようとするとエラーが発生します。

    次のエラーメッセージが表示されます。

    # **エラー: (vsim-3033) 'ctp_tile_encrypted' のインスタンス化に失敗しました。デザインユニットが見つかりませんでした。

    # 時間: 0 ps 反復回数: 0 インスタンス:/pcie_ed_tb/pcie_ed_inst/dut/dut/inst/inst/maib_and_tile/z1565a ファイル: $MODEL_TECH/../altera/verilog/src/ctp_hssi_atoms.sv 行: 39100

    解決方法

    回避策はありません。この問題は、Quartus® Prime 開発ソフトウェアの今後のリリースで修正される予定はありません。

    Mentor* Graphics ModelSim* SE や Synopsys VCS* などの、サポートされているシミュレーション・ツールを使用してください。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Agilex™ FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。