記事 ID: 000075635 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2021/08/27

ハード IP リコンフィグレーション・インターフェイスインテル® Stratix® 10 個の PCI Express* コンフィグレーション・スペース・レジスターにアクセスするにはどうすればよいですか?

環境

  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    ハード IP リコンフィグレーション・インターフェイスを介して PCIe* コンフィグレーション・スペース・レジスターにアクセスするには、次の手順を実行します。

     

    1. インテル® STRATIX® 10 PCI Express* ハード IP の IP カタログの構成、デバッグ、拡張オプションタブで、「PCIe 読み取り専用レジスターのハード IP ダイナミック・リコンフィグレーションを有効にする」パラメーターを有効にします。

    2. 信号がhip_reconfig_* のハード IP リコンフィグレーション・インターフェイスを介したアクセス

    • PCIe* 構成領域を示す場合、hip_reconfig_address[20] は 1'b1 に設定する必要があります。
    • hip_reconfig_address[11:0] は、4 K バイトの PCIe* コンフィグレーション・スペースへのフルバイト・アクセスを提供します。
    • PCIe コンフィグレーション・スペース・レジスターのアドレスマップについては、インテル Stratix 10 PCI Express IP ユーザーガイドのレジスターの章にある コンフィグレーション・スペース・レジスター のセクションを参照してください。

    関連製品

    本記事の適用対象: 3 製品

    インテル® Stratix® 10 GX FPGA
    インテル® Stratix® 10 MX FPGA
    インテル® Stratix® 10 SX SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。