記事 ID: 000075626 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2018/02/26

インテル® Stratix®10 PCIe* ハード IP コアの高度なエラー検出 (AER) を有効または無効にする方法を教えてください。

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • Avalon-ST インテル® Stratix® 10 PCI Express* のハード IP
  • Avalon-MM インテル® Stratix® 10 PCI Express* のハード IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    AER 機能は、インテル® Stratix® 10 個の PCIe* ハード IP コアすべてに対してデフォルトで有効になります。 ユーザーはこの機能を無効にできません。

     

     

     

     

    解決方法

    この情報は、すべてのインテル® Stratix® 10 PCIe* ハード IP ユーザーガイドに追加されました。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Stratix® 10 FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。