記事 ID: 000075623 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

Cadence* Xcelium* シミュレーション・スクリプトは、インテル® Arria® 10 個のデバイス用に 50G Interlaken インテル® FPGA IPサンプルデザインを生成したときに作成されますか?

環境

  • インテル® FPGA IP 50G Interlaken IP-ILKN/50G
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    いいえ、Cadence* Xcelium* シミュレーション・スクリプトは、10 個のデバイスを対象とした 50G Interlaken インテル® FPGA IPサンプルデザイン インテル® Arria®では生成されません。スクリプトは、インテル Arria 10 デバイスをターゲットとする場合、Modelsim*、NCSim*、VCS* の 50G Interlaken インテル® FPGAサンプルデザイン・テストベンチをシミュレートするために生成されます。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Arria® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。