記事 ID: 000075590 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

インテル® Quartus® II ソフトウェア・バージョン 8.1 のリリース以降、MLAB デバイスのタイミング・モデルは変更されていますか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    はい。Quartus® II ソフトウェア・バージョン 8.1 がリリースされて以来、MLAB ブロックに堅牢なタイミングモデルを提供する MLAB デバイスのタイミングモデルのアップデートがあります。

    このタイミングモデルのアップデートの影響を受けるデバイスは次のとおりです。

    • EP3SL110
    • EP3SL150
    • EP3SL340
    • EP3SE80
    • EP3SE110

    MLAB を使用している影響のあるデバイスでは、有益なスキューの場合、MLAB ホールドタイム違反が発生する可能性があります。
    最適化オプションが ON に設定されているか、MLAB がローカルにルーティングされたクロックを使用している場合。これらの条件を確認するには、次の手順に従ってください。

    1. デザインで MLAB が使用されているかどうかを確認するには、<プロジェクト名>.fit.rpt ファイルまたは GUI で Fitter コンパイルレポートのフィッター RAM サマリーで MLAB を探します。タイプは MLAB です。
    2. 有益なスキュー最適化が ON に設定されているかどうかを確認するには、<プロジェクト名>.qsf を参照して次の設定を確認します。

      set_global_assignment -name ENABLE_BENEFICIAL_SKEW_OPTIMIZATION ON
    3. ローカルに配線されたクロックを確認するには、<プロジェクト名>を確認します。fit.rpt またはコントロール信号
      GUI のフィッターコンパイルレポートのセクションを参照してください。ローカルにルーティングされる各クロックはグローバルに NO に設定されています。

    インテル® Quartus® II ソフトウェア・バージョン 9.0 には、影響を受けるデバイス向けにアップデートされた MLAB タイミング・モデルが含まれています。上記の条件で MIB を実装するデザインの場合は、次の手順に従ってください。

    1. インテル® Quartus® II ソフトウェア・バージョン 9.0 をインストールします。
    2. デザインの完全な再コンパイルを実行します。
    3. タイミング違反が発生していないかどうかを確認します。
    4. タイミング違反が発生しない場合、これ以上の措置は必要ありません。タイミング違反が発生した場合は、デザインをさらに最適化します。デザインが完全に最適化されたら、すでに現場に存在しているデバイスと今後のすべてのデバイスを、新しく生成されたプログラミング・ファイルで再プログラムします。

    MLAB タイミングモデルの変更に関する詳細については 、Stratix III デバイスファミリーのエラッタシート (PDF)を参照してください。

    関連製品

    本記事の適用対象: 1 製品

    Stratix® FPGAs

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。