記事 ID: 000075589 コンテンツタイプ: トラブルシューティング 最終改訂日: 2023/08/15

P タイル・デバッグ・ツールキットは、x8x8 モードで構成されたデザインの P0 コンフィグレーション・スペースにレーン 8 から 15 のレジスターを表示するのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 21.2 の問題により、x8x8 モードで構成されたデザインの P0 コンフィグレーション・スペースにレーン 8 から 15 のレジスターが表示されます。P0 構成スペースはレーン 0 から 7 のレジスターのみを表示する必要があります。レーン 8 から 15 のレジスターを無視します。

    解決方法

    インテル® Quartus® Prime Pro Edition ソフトウェア・バージョン 21.2 でこの問題を修正するパッチが利用可能です。
    以下の適切なリンクからパッチ0.23をダウンロードしてインストールします。

    この問題は、インテル® Quartus® Prime Pro Edition ソフトウェアのバージョン 21.3 で修正されています。

    関連製品

    本記事の適用対象: 2 製品

    インテル® Stratix® 10 DX FPGA
    インテル® Agilex™ F シリーズ FPGA および SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。