クリティカルな問題
インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 21.2 の問題により、IEEE1588v2 搭載のトリプルスピード・イーサネット・インテル® FPGA IP 10/100/1000Mb イーサネット MAC (Fifoless) および E タイル GXB トランシーバー・デザイン例を使用した 2XTBI PCS で IOPLL インテル® FPGA IPが正常にアップグレードされない場合があります。
IOPLL インテル® FPGA IP・アップグレードを実行しないと、デザイン例をコンパイルする際に次のエラーが表示されます。
エラー (18185): デザインに再生成する必要がある IP コンポーネントが含まれています。IP を再生成するには、インテル® Quartus® Prime 開発ソフトウェアの [プロジェクト] メニューにある [IP コンポーネントのアップグレード] ダイアログボックスを使用します。
エラー (18186): ファイル ip/alt_tse_iopll_todsampling_clk.ip でインスタンス化された IP コンポーネントを最新バージョンの IP コンポーネントにアップグレードする必要があります。
エラー (18186): ファイル ip/alt_core_iopll_upstream.ip でインスタンス化された IP コンポーネントを最新バージョンの IP コンポーネントにアップグレードする必要があります。
エラー (18186): ファイル ip/alt_core_iopll_tse_rx_clk.ip でインスタンス化された IP コンポーネントを最新バージョンの IP コンポーネントにアップグレードする必要があります。
エラー (18186): ファイル ip/alt_core_iopll_tse_clk.ip でインスタンス化された IP コンポーネントを最新バージョンの IP コンポーネントにアップグレードする必要があります。
インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 21.2 でこの問題を回避するには、以下の手順に従ってください。
- IP アップグレードを実行し、IOPLL インテル® FPGA IP・コンポーネントを再生成します。
- 開く を選択します。 シミュレーション・スクリプト お好みのシミュレーターの場合:
- Modelsim* -/example_testbench/setup_scripts/common/modelsim_files.tcl
- VCS* - /example_testbench/setup_scripts/common/vcs_files.tcl
- VCSmx* - /example_testbench/setup_scripts/common/vcsmx_files.tcl
- Xcelium* - /example_testbench/setup_scripts/common/xcelium_files.tcl
- 編集 を選択します。 デザイン・ファイル名インテル® FPGA IP IOPLL が 4 個 をシミュレーション・スクリプトで実行し、再生成された IOPLL インテル® FPGA IPコンポーネント・デザイン・ファイル名と一致します。IOPLL の例インテル® FPGA IP、更新する必要があるランダムな文字列サフィックスが付いたデザインファイル名です。
- alt_core_iopll_tse_clk_altera_iopll_1931_oppet4q.vo1
- alt_core_iopll_tse_rx_clk_altera_iopll_1931_t57sz6i.vo1
- alt_core_iopll_upstream_altera_iopll_1931_4pedkla.vo1
- alt_tse_iopll_todsampling_clk_altera_iopll_1931_7vfkdfa.vo1
- ファイルを保存します。
この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 21.3 以降で修正されています。