記事 ID: 000075587 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/07/19

PCI Express 向け R タイル Avalon® ストリーミング・インテル® FPGA IPのデザイン例で、PCI Express リファレンス・クロック入力ピンの CML I/O 規格を使用するのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    デザイン例 - コンポーネント
    PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

PCI Express 向け R タイル・Avalon®・ストリーミング・インテル® FPGA IPのデザイン例の問題により、PCI Express リファレンス・クロック入力ピンのデフォルトの I/O 規格は CML です。

解決方法

PCI Express ベース仕様および インテル Agilex® デバイスファミリーのピン接続ガイドラインに従って、リファレンス・クロック入力ピンは HCSL I/O 規格に設定する必要があります。

この問題は、インテル® Quartus® Prime Pro Edition ソフトウェア 21.3 で修正されています。

関連記事

エラー (12341): 入力ピンには HCSL I/O 規格がありますが、選択されたデバイスは HCSL I/O 規格を使用した入力ピンの動作をサポートしていません。

関連製品

本記事の適用対象: 1 製品

インテル® Agilex™ 7 FPGA & SoC FPGA I シリーズ

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。