記事 ID: 000075561 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/07/14

PCI Express 向け Arria® 10 ハード IP の RX および TX Avalon® ストリーミング・インターフェイスの読み込みレイテンシーよりも余裕が小さいのはなぜですか。

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    インテル® Arria® 10 Cyclone® 10 PCI Express* のハード IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 21.2 以前の問題により、RX および TX Avalon® ストリーミングのレディー・レイテンシーとレディ許容量が「3」と「0」になることがあります。これは、レディ許容量はレディ・レイテンシー以上でなければならないという Avalon® ストリーミングの仕様と矛盾します。

解決方法

レディ許容量は、実際にはレディレイテンシーと同じです。この表示エラーは無視してかまいません。

関連製品

本記事の適用対象: 1 製品

インテル® Arria® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。