記事 ID: 000075554 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/09/11

Cyclone® IV GX デバイスで読み取り周波数と書き込みクロック周波数に違いがある場合の、rx_phase_comp_fifo_errorのシミュレーション動作は何ですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

シミュレーションでは、 フェーズ 補正 FIFO の読み取りクロックと書き込みクロックの周波数に違いがある場合、Cyclone® IV GX デバイスのrx_phase_comp_fifo_error信号がアサートされます。アサートされると、 rx_phase_comp_fifo_error は rx_digital_reset がアサートされるまでアサートされたままです。

ただし、シミュレーション・テストベンチで読み取りクロックがトグルしない場合、 rx_phase_comp_fifo_error 信号はアサートされません。これは、読み取りクロックがトグルしない場合 、rx_phase_comp_fifo_error がアサートする実際のデバイスの動作と一致しません。

解決方法

N/a

関連製品

本記事の適用対象: 1 製品

Cyclone® IV GX FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。