記事 ID: 000075546 コンテンツタイプ: トラブルシューティング 最終改訂日: 2015/11/02

PCI Express HIP リコンフィグレーション・ブロックのハード IP でコンフィグレーション・レジスターの値が動的に変更されないのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

ハード IP リコンフィグレーション・ブロックの Quartus® II ソフトウェアの制限により、読み取り専用コンフィグレーション・スペース・レジスターを動的に変更する機能は失敗しています。

解決方法

問題の回避策は 2 つあります。

1) LPM_CONSTANTメガファンクションを使用して、必要なダイナミック・リコンフィグレーションのために、アドレス (読み取りおよび書き込み) と書き込みデータを含む、ハード IP に必要な入力を生成します。インシステム・ソースおよびプローブ・エディターを使用している場合を除き、各アドレスは固有でなければなりません。

2) 以下にリンクされているデザイン例に示されているように、sld_mod_ram_romを使用します。

 

hip-reconfig-workaround.qar

関連製品

本記事の適用対象: 15 製品

Stratix® V GX FPGA
Stratix® V E FPGA
Cyclone® V ST SoC FPGA
Cyclone® V E FPGA
Cyclone® V SX SoC FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Cyclone® V SE SoC FPGA
Cyclone® V GT FPGA
Arria® V ST SoC FPGA
Arria® V GZ FPGA
Arria® V GX FPGA
Arria® V SX SoC FPGA
Arria® V GT FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。