記事 ID: 000075503 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2014/02/07

QDR II/QDR II+ mem_cqおよびmem_cq_nピンは、Arria® V GX/GT/ST/SX デバイスにどのように配置すべきですか?

環境

    インテル® Quartus® II サブスクリプション・エディション
    UniPHY 搭載QDR II および QDR II+ SRAM コントローラー・インテル® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

デバイスのピンアウトファイルから、mem_cqピンとmem_cq_nピンの両方で利用可能なピン位置は 1 つだけです。

解決方法

これらのArria® V デバイスでは、補完的な strobes はサポートされていないため、読み取りレイテンシー設定に応じて 、mem_cq ピンまたは mem_cq_n ピンの 1 つのみが使用されます。

関連製品

本記事の適用対象: 10 製品

Cyclone® V GX FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Cyclone® V SE SoC FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SX SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。