記事 ID: 000075501 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

信号が常に高く駆動されていない場合、Viterbi IP コアが不正なデータsink_val出力するのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    Viterbi インテル® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Quartus® Prime ソフトウェア・バージョン 16.0 および 16.1 に問題があるため、Viterbi IP コアの sink_val 信号が常に高く駆動されていない場合、上記の問題が発生する可能性があります。

解決方法

この問題は、インテル Quartus Prime 開発ソフトウェア・バージョン 17.0 で修正されています。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。