記事 ID: 000075493 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/07/14

PCI Express のインテル® FPGA F タイル Avalon® ストリーミングリンクが再列挙されないのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • PCI Express*
  • Avalon-ST インテル® Stratix® 10 PCI Express* のハード IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 21.2 の問題により、ユーザーモードでの PCI Express IP のインテル® FPGA F タイル・Avalon®・ストリーミングの PCI Express リファレンス・クロック供給が中断された後、リンクはホストを再起動することで再列挙することはできません。

     

    解決方法

    この問題を回避するには、FPGAを再構成します。

     

    関連製品

    本記事の適用対象: 2 製品

    インテル® Agilex™ F シリーズ FPGA および SoC FPGA
    インテル® Agilex™ I シリーズ FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。