記事 ID: 000075491 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/07/02

PCI Express* の R タイル Avalon ストリーミング IP を含むデザインが、リコンフィグレーションまたは CVP アップデート操作が正常に実行されないのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

リコンフィギュレーション プロセスを実行する前に、R タイルのリファレンス クロック ピン(REFCLK_GXR[R,L [14A,14C,15A,15C]_CH[0,1]P)に安定したフリーランニングクロック信号がない場合、デバイスのリコンフィギュレーションまたは CVP アップデートの実行中にエラーが発生することがあります。

リファレンス・クロック・ピンに安定したフリーランニング・クロック信号 (REFCLK_GXR[R,L [14A,14C,15A,15C]_CH[0,1]P) がない場合でも、この問題は最初のコンフィグレーション・プロセス中にデバイスには影響しません。

解決方法

デバイスのリコンフィグレーション動作を開始する前に、R タイルのリファレンス・クロック・ピン (REFCLK_GXR[R,L [14A,14C,15A,15C]_CH[0,1]P) に安定したフリーランニング・クロック信号を提供します。

この情報は、Agilex™ FPGA コンフィグレーション・ユーザー・ガイド に追加されました。

関連製品

本記事の適用対象: 1 製品

インテル® Agilex™ 7 FPGA & SoC FPGA I シリーズ

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。