記事 ID: 000075485 コンテンツタイプ: インストール & セットアップ 最終改訂日: 2021/02/11

インテル® FPGA P タイルは PCI Express* 向けメモリーマップド IP Avalon®、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 20.4 で 500MHz PLD クロック周波数をサポートしないのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • Avalon-MM インテル® Stratix® 10 PCI Express* のハード IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・ソフトウェア・バージョン 20.4 の問題により、「 500MHz」 は 「PLD クロック周波数」 メニューに表示されません。

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション® バージョン 20.4 で生成された インテル Agilex 7 FPGA P タイル PCIe* Gen4 x8 モードにのみ影響します。

     

     

    解決方法

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 20.4 でこの問題を解決するパッチが利用可能です。

    以下の該当するリンクからパッチ 0.11 をダウンロードしてインストールします。

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 21.1 以降で修正されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Agilex™ F シリーズ FPGA および SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。